(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-283719

(43)公開日 平成9年(1997)10月31日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	ΓI	F I 技術表示館			箇所
H01L	27/108			H01L	27/10	621	Z	
	21/8242				21/88		Z	
	21/3205				27/04	•	C	
	27/04							
	21/822							
				審查請才	永請求	諸求項の数14	OL (全 13	頁)
(21)出願番号]	特願平8-86409		(71)出願人	000005	000005108		
					株式会	社日立製作所		
(22)出願日		平成8年(1996)4月	99日		東京都	千代田区神田駿河	可台四丁目6番	也
				(72)発明者	福田	琢也		
					東京都	小平市上水本町3	订目20番1号	株
					式会社	日立製作所半導体	本事業部内	
				(72)発明者	1 小林	伸好		
					東京都	小平市上水本町3	五丁目20番1号	株
					式会社	日立製作所半導体	本事業部内	
				(72)発明者	香 斉藤	政良		
					東京都	小平市上水本町3	5丁目20番1号	株
					式会社	日立製作所半導体	本事業部内	
				(74)代理人	・ 弁理士	蒋田 利幸		
							最終頁に	克く

(54) 【発明の名称】 半導体集積回路装置及び当該装置の製造方法

(57)【要約】 (修正有)

【課題】隣接するキャパシタの間が絶縁体で充填されて間隙を形成しない新規な半導体集積回路装置及び当該装置の製造方法を提供すること。隣接するキャパシタ間の間隙のアスペクト比を低減することができる改善された半導体集積回路装置及び当該装置の製造方法を提供する。

【解決手段】下部配線層を被う絶縁膜であってかつ接続プラグ部位において貫通した凹部を有する絶縁膜をキャパシタ収容の配線層9,11,14,16に備え、当該凹部の側面及び底面を被う導電膜からなるストレージ電極29と、当該ストレージ電極及び前記絶縁膜上面を被う誘電体膜20と、当該誘電体膜を被う導電膜からなるプレート電極21とをもってキャパシタを構成し、前記絶縁膜をキャパシタを相互に分離するための領域とする。別の手段は、筒型のストレージ電極19を筒内側の対向する面の間の最短の距離が最小加工寸法よりも短い構造のものとする。



6… ワード線、23… ビット線、19… ストレージ電極、 21… ブレート電極、22… パッシベーション膜、 10,12,15,17… 接続プラグ

【特許請求の範囲】

【請求項1】トランジスタの形成された半導体基板と、 当該基板上に積層された複数の配線層と、所定の配線層 に収容した多数のキャパシタと、当該キャパシタのスト レージ電極を前記トランジスタの拡散層電極に接続する ための接続プラグとを少なくとも有し、当該接続プラグ が所定の配線層の下部の各配線層に形成されている半導 体集積回路装置において、

1

前記キャパシタを収容する所定の配線層は、当該配線層 に接する下部配線層を被う絶縁膜を備え、当該絶縁膜 は、接続プラグの部位において貫通した凹部を有し、前 記キャパシタは、当該凹部の側面及び底面を被う導電膜 からなるストレージ電極と、当該ストレージ電極及び前 記絶縁膜上面を被う誘電体膜と、当該誘電体膜を被う導 電膜からなるプレート電極とをもって構成され、キャパ シタを相互に分離するための領域が前記絶縁膜によって 構成されていることを特徴とする半導体集積回路装置。

【請求項2】前記キャパシタ分離領域は、隣接するキャパシタのストレージ電極間の距離によって呈する当該分離領域の寸法の最短が凹部内プレート電極の内側の対抗する側面間の最短距離よりも短いことを特徴とする請求項1に記載の半導体集積回路装置、

【請求項3】トランジスタの形成された半導体基板と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成され、かつ、前記ストレージ電極がその周縁に沿って突起部を有する筒型ストレージ電極をなす半導体集積回路装置において、前記筒型のストレージ電極は、筒内側の対向する面の間の最短の距離が最小加工寸法よりも短い構造をなしていることを特徴とする半導体集積回路装置。

【請求項4】隣接するストレージ電極間の筒外側の対向する面の間の最短の距離が前記内側の最短の距離と概ね等しいことを特徴とする請求項3に記載の半導体集積回路装置。

【請求項5】トランジスタの形成された半導体基板と、 当該基板上に積層された複数の配線層と、所定の配線層 に収容した多数のキャパシタと、当該キャパシタのスト レージ電極を前記トランジスタの拡散層電極に接続する ための接続プラグとを少なくとも有し、当該接続プラグ が所定の配線層の下部の各配線層に形成され、かつ、前 記ストレージ電極が直方体の構造をなす半導体集積回路 装置において、

基板面に投影したメモリセル領域を接続プラグの位置を ほぼ中心とした長方形領域に区分した際、前記キャパシ タは、複数のメモリセル領域に亙って形成されているこ とを特徴とする半導体集積回路装置。

【請求項6】トランジスタの形成された半導体基板と、

当該基板上に積層された複数の配線層と、所定の配線層 に収容した多数のキャパシタと、当該キャパシタのスト レージ電極を前記トランジスタの拡散層電極に接続する ための接続プラグとを少なくとも有し、当該接続プラグ が所定の配線層の下部の各配線層に形成されている半導 体集積回路装置の製造方法において、

前記キャパシタを形成する工程は、前記所定の配線層の直下の層として定めた下部配線層の表面に絶縁膜を堆積する工程と、当該絶縁膜を下部配線層の表面が露出するまで掘り込んで接続プラグの部位に凹部を形成する工程と、当該凹部の底面及び凹部の側面を含む前記絶縁膜の表面に導電膜を堆積した後に凹部の側面及び底面以外の頂部のみの導電膜を削除して凹部にストレージ電極を形成する工程と、当該ストレージ電極の側面及び底面並びに前記絶縁膜の上面に誘電体膜を堆積する工程と、当該電体膜の上にプレート電極となる導電膜を堆積する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項7】前記頂部のみの導電膜削除は、研磨によって行なうことを特徴とする請求項6に記載の半導体集積回路装置の製造方法。

【請求項8】トランジスタの形成された半導体基板と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続するための接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成され、かつ、前記ストレージ電極がその周縁に沿って突起部を有する筒型ストレージ電極をなす半導体集積回路装置の製造方法において、

前記筒型ストレージ電極を形成する工程は、前記所定の配線層の直下の層として定めた下部配線層の表面に下部導電膜を堆積した後、その上に下地材を形成する工程と、上面の一辺が最小加工寸法のパターンを有するレジストマスクを当該下地材の上に形成した後、基板全面にレジストの等方性エッチングを施すことによって上面の一辺が最小加工寸法に満たないパターンを有する縮小レジストマスクを形成する工程と、当該縮小レジストマスクを形成する工程と、当該縮小レジストマスクとして用いて下地材を凸型に加工する工程と、当該凸型下地材を用いて筒型電極を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。

【請求項9】前記筒型電極を形成する工程は、前記凸型下地材の表面と凸型下地材以外の前記下部導電膜の表面に上部導電膜を堆積する工程と、凸型下地材の上面の上部導電膜を研磨によって除去する工程と、上面の上部導電膜を除去した後の構造体をエッチングマスクとして自己整合的にエッチングバックを行なうことにより、構造体底部以外の下部導電膜領域を除去する工程とを有することを特徴とする請求項8に記載の半導体集積回路装置

10

3

の製造方法。

【請求項10】前記筒型電極を形成する工程は、前記凸型下地材の表面と凸型下地材以外の前記下部導電膜の表面に上部導電膜を堆積する工程と、凸型下地材の上面の上部導電膜をエッチングバックによって除去する工程と、上面の上部導電膜を除去した後の構造体をエッチングマスクとして自己整合的にエッチングバックを行なうことにより、構造体底部以外の下部導電膜領域を除去する工程とを有することを特徴とする請求項8に記載の半導体集積回路装置の製造方法。

【請求項11】トランジスタの形成された半導体基板と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続するための接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成され、かつ、前記ストレージ電極が直方体の構造をなす半導体集積回路装置の製造方法において、

前記直方体ストレージ電極を形成する工程は、前記所定の配線層の直下の層として定めた下部配線層の表面に導電膜を形成する工程と、基板面に投影したメモリセル領域を接続プラグの位置をほぼ中心とした長方形領域に区分した際、上面の一辺が最小加工寸法のパターンを有するレジストマスクを複数のメモリセル領域に亙って前記導電膜の上に形成した後に当該レジストマスクに等方性エッチングを施して上面の一辺が最小加工寸法に満たないパターンを有する縮小レジストマスクをエッチングマスクとして用いて導電膜を加工することを特徴とする半導体集積回路装置の製造方法。

【請求項12】トランジスタの形成された半導体基板と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続するための接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成され、かつ、前記ストレージ電極がその周縁に沿って突起部を有する筒型ストレージ電極をなす半導体集積回路装置の製造方法において、

前記筒型ストレージ電極を形成する工程は、筒型ストレージ電極を形成するために用いるマスク用絶縁膜を堆積する工程と、当該絶縁膜を凸型の直方体絶縁体に加工する工程と、当該直方体絶縁体の表面と直方体絶縁体以外の前記絶縁膜の表面に導電膜を堆積する工程と、凸型下地材の上面の導電膜を研磨により除去する工程と、当該上面の導電膜を除去した凸型下地材を用いて筒型電極を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項13】トランジスタの形成された半導体基板

4

と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続するための接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成され、かつ、前記ストレージ電極がその周縁に沿って突起部を有する筒型ストレージ電極をなす半導体集積回路装置の製造方法において、

前記筒型ストレージ電極を形成する工程は、前記所定の配線層の直下の層として定めた下部配線層の表面に下部導電膜を堆積した後、その上に絶縁膜を堆積する工程と、当該絶縁膜を凸型の直方体をなす絶縁体に加工する工程と、当該直方体絶縁体の表面と直方体絶縁体以外の前記下部導電膜の表面に上部導電膜を堆積する工程と、直方体絶縁体の上面の上部導電膜を研磨又はエッチングバックのいずれかにより除去する工程と、上面の上部導電膜を除去した後の構造体をエッチングマスクとして下部連を除去した後の構造体をエッチングでマスクとして下部連を除去した後の構造体を発去する工程と、当該構造体の絶縁体を除去することによって筒型電極を形成する工程とを有することを特徴とする半導体集積回路装置の製造方法。

【請求項14】トランジスタの形成された半導体基板と、当該基板上に積層された複数の配線層と、所定の配線層に収容した多数のキャパシタと、当該キャパシタのストレージ電極を前記トランジスタの拡散層電極に接続するための接続プラグとを少なくとも有し、当該接続プラグが所定の配線層の下部の各配線層に形成されている半導体集積回路装置の製造方法において、

前記ストレージ電極を形成する工程は、ストレージ電極を形成するために用いる下地材の上に上面の一辺が最小加工寸法のパターンを有するレジストマスクを形成した後、基板全面にレジストの等方性エッチングを施すことによって上面の一辺が最小加工寸法に満たないパターンを有する縮小レジストマスクを形成する工程と、当該縮小レジストマスクをエッチングマスクとして用いて下地材を加工する工程と、加工した下地材を用いて電極を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。

◎ 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装置及びその製造方法に係り、特にランダムアクセスメモリに適用して好適な立体キャパシタ構造及びその製造方法に関する。

[0002]

【従来の技術】半導体集積回路装置の高集積化に伴って 回路各部の寸法の微小化が急速に進んでおり、電荷蓄積 用のキャパシタ(容量素子)を用いるランダムアクセス メモリ(以下「DRAM」と略記する)においては、蓄

20

積容量を確保するために、一般にキャパシタに立体構造が採用されている。立体構造の従来例として、直方体の上面および側面を利用した直方体キャパシタや筒の内側及び外側の側面と底面を利用した筒型キャパシタがある。

【0003】直方体キャパシタを有するDRAMの構造を、例えば、特開平3-174766号公報を参照しながら、図15を用いて説明する。半導体基板1に拡散形で、図15を用いて説明する。半導体基板1に拡散形で、図15を用いて説明する。半導体基板1に拡散形式のよりにでは、一下電極6からなるトランジスタと素ランジスタと表別に分離領域2を介して電気的に分離である。りに連続している。が一ト電極6は、紙紙を関係方にであるの連続してがる。にもがです。は、第3配線を形成している。には接続している。にも介しては、銀23が接続している。にも介しては、銀23が接続している。に第3配線層14に配置され、同一行の各トランジスタの拡散層領域4に接続している。

【0004】キャパシタは、第2配線層11に形成され、そのストレージ電極19が接続プラグ17を介して拡散層領域3に接続している。ストレージ電極19は、構造が直方体であり、同電極に誘電体膜20が被い、誘電体膜20にプレート電極21が被っている。プレート電極21は、図示していないが、他のキャパシタと共通の所定の電源に接続されている。プレート電極21には保護用のパッシベーション絶縁膜が被っている。

【0005】このようなトランジスタの1個とその拡散 層領域3に接続したキャパシタの1個とでメモリセルが 30 形成され、多数のメモリセルが行列状に配置されてDR AMが構成される。

【0006】一般に、DRAMの設計においては、集積度を上げるためにメモリセルの領域(基板1の面に投影したメモリセルの占有領域)は、可能な限り小さくするように選ばれる。また、限られた投影面内で容量を確保するため、キャパシタの高さをできるだけ高くして側面の面積を増加させることが行なわれる。

【0007】ワード線6、ビット線23及びその他の配線の加工可能な最小寸法(以下「最小加工寸法」という)をfとし、前記従来例に対して、望ましい設計目標として例えば、4f×3fのメモリセルの領域を選ぶと、キャパシタの領域は、図16に示すように、3f×2fとなり、隣接するキャパシタ間の距離はfとなる。この場合、望ましいキャパシタの高さとして2fを選ぶと、キャパシタ間の間隙109(図15,16参照、寸法f)において、アスペクト比(底面の一辺に対する高さの比)が大きくなり、それによって電極や誘電体膜等を同隙間内に切れ間なく形成することが困難になるという問題点があった。切れ間は、間隙109内に「微小な50

6

空洞」(一般に"す"といわれている)が発生することに よって生じ、キャパシタ動作不良の原因になって歩留ま りの低下を招く。

【0008】次に、筒型キャパシタを有するDRAMの構造を、例えば、特開平2-260453号公報を参照しながら、図17を用いて説明する。同図は、前記図15のような示し方に対して、拡散層領域3において紙面に垂直の方向に切断した断面を示している。キャパシタは、第3配線層14(最上層)に形成されている。拡散層領域3に接続したストレージ電極19は、筒型をなし、筒の内側及び外側に誘電体20及びプレート電極21が被っている。誘電体20及びプレート電極21が被っている。誘電体20及びプレート電極21は、基板面の全面を被い、他のキャパシタに共通である。なお、図17の右側のキャパシタは、図示していないが、別の箇所で隣接するトランジスタの拡散層領域3に接続されている。

[0010]

【発明が解決しようとする課題】本発明の主たる目的は、従来技術の前記問題点を解決し、隣接するキャパシタの間が絶縁体で充填されて間隙を形成しない新規な半導体集積回路装置及び当該装置の製造方法を提供することにある。本発明の別の目的は、隣接するキャパシタ間の間隙のアスペクト比を低減することができる改善された半導体集積回路装置及び当該装置の製造方法を提供することにある。

[0011]

【課題を解決するための手段】本発明の前記主たる課題は、下部配線層を被う絶縁膜であってかつ接続プラグ部位において貫通した凹部を有する絶縁膜をキャパシタ収容の配線層に備え、当該凹部の側面及び底面を被う導電膜からなるストレージ電極と、当該ストレージ電極及び前記絶縁膜上面を被う誘電体膜と、当該誘電体膜を被う導電膜からなるプレート電極とをもってキャパシタを構成し、前記絶縁膜をキャパシタを相互に分離するための領域とすることによって効果的に解決することができ

る。隣接するキャパシタ間の分離領域は、その上部が平 坦な平面になることによって同平面に誘電体膜、プレー ト電極及びパッシベーション膜を安定に形成することが できるからである。

【0012】凹部底面の寸法として、例えば3f×2fを採用する場合、キャパシタの部分の誘電体膜とプレート電極は、ストレージ電極で被われた広がりのある凹部に堆積するので安定形成が容易となり、前記キャパシタ分離領域の安定形成と相俟ってキャパシタの動作不良発生率を大幅に低減することができる。

【0013】なお、隣接するキャパシタ同士は、ストレージ電極の外側によって仕切られるので、分離領域の寸法は、同電極外側の間の距離によって定まる。キャパシタ分離領域の上面の誘電体膜とプレート電極は、前記したように平面状に形成されるので、両者が形成される幅、即ち、キャパシタ分離領域の寸法は、最小加工寸領域の1f程度とすることが容易である。従って、分離領域の寸法の最短は、凹部内のプレート電極の内側の対向向よるの最短距離(例えば3f×2fの場合、2fシリカンでは、よりも短くすることが可能となりのような寸法を採用することが可能となり、こ面積上有率を大きくすることが可能となり、回路の作業を重していてきる。逆に同一容量値の路のでメモリセル面積を低減することが可能となり、回路の集積度を高めることができる。

【0014】なお、以上の凹部に形成したキャパシタ (以下「凹型キャパシタ」という)の面積を直方体キャパシタの場合と同じにし、凹部の深さを直方体キャパシタの高さと同じ寸法にする場合は、凹型キャパシタのストレージ電極の側面及び底面の面積は、直方体キャパシタのストレージ電極のそれぞれ側面及び上面の面積と同じになる。従って、同一高さのキャパシタでは、凹型キャパシタと直方体キャパシタとで蓄積容量の利用面積に差はない。

【0015】本発明の前記別の課題は、筒型のストレージ電極を筒内側の対向する面の間の最短の距離が最小加工寸法よりも短い構造のものとすることによって効果的に解決することができる。メモリセルの領域の大きさを変えずに、隣接するストレージ電極の間の間隙を広げることが可能となるからである。例えば、メモリセルの領域の大きさを4f×2fとする場合、後で詳述するように、隣接するストレージ電極間で筒外側の対向する面の間の最短の距離を前記内側の距離の最短と概ね等しくすることが可能となる。

Ω

て上面の一辺が最小加工寸法に満たないパターンを有する縮小レジストマスクを形成し、次に、この縮小レジストマスクを用いて下地材を加工する。下地材マスクもその上面の寸法が縮小レジストマスクと同じになり、導電膜の内側の一辺は、このような下地材マスクを用いることによって最小加工寸法に満たないものにすることができる。

[0017]

【実施例】以下、本発明に係る半導体集積回路装置及び 当該装置の製造方法を図面に示した幾つかの実施例を参 照して更に詳細に説明する。なお、図1~図18におけ る同一の記号は、同一物又は類似物を表示するものとす る。

【0018】<実施例1>半導体集積回路装置の一例として、凹型キャパシタを備えたDRAMを実施した。DRAMの記憶容量を256Mビットとし、最小加工寸法のfを0.25 μ mに設定した。更に、メモリセル領域を4f×3f(1 μ m×0.75 μ m)、キャパシタの寸法を3f×2f(0.75 μ m×0.5 μ m)とし、キャパシタ高さを2f(0.5 μ m)とした。

【0019】図1にDRAMの断面構造を示す。図1において、16は第4の配線層、25は、第4配線層16の上に形成したキャパシタ収容の第5の配線層(キャパシタ層)、10,12,15,17は、ストレージ電極19を拡散層領域3に接続するためにそれぞれ第1配線層9、第2配線層11、第3配線層14、第4配線層16に形成した接続プラグ、22は、キャパシタを保護するためのパッシベーション膜を示す。

【0020】図2にDRAMの上面を示し、図3にビット線23とワード線6を更に加えたDRAMの上面を示す。両図において、SN cont は、ストレージ電極19と接続プラグ17との接続部、BL cont は、ビット線23を拡散層領域4に接続するための接続プラグ(図1に示さず)とビット線23との接続部、AAは、接続部BL cont を共通にした2個のトランジスタからなるアクティブ領域を示す。なお、図4にメモリセルとキャパシタの投影面を示した。

【0021】再び図1を用いてDRAMの構造及びその製造工程を説明する。まず、P型シリコン基板1に素子分離域2を形成してから、所定の場所にゲート酸化膜5、ゲート電極6及びN型拡散層3,4からなるトランジスタ群7を形成した。なお、ゲート電極6は、ワード線6として使用する。続いて、トランジスタ群7に空に発表膜を堆積後、エッチングバックを施して、トランジスタ群7に側壁保護膜8を形成した。次に、基板1の全面に絶縁膜である燐と硼素を含有させた酸化珪素膜を形成し、熱処理を施してリフロー形状(軟化した酸化珪素膜によって得られる概ね平坦化した形状)を作った。その後、トランジタ郡に基づく残留の段差を無くすためた。

施して、平坦化パッシベーション絶縁膜による第1配線 層9を形成した。

【0022】この後に、パッシベーション絶縁膜層9に 複数のコンタクトホールを形成し、接続プラグ10のほ か、ビット線23やその他の配線を接続するための別の 接続プラグ (図示せず) を同ホール中に形成した。接続 プラグ10等用の材料として主材質がタングステンの導 電材料を用いた。なお、材料は、その他にポリシリコン を採用することが可能である。

【0023】次に、第1配線層9の上にビット線23を 10 形成し、CVD法(Chemical VaporDeposition) で絶縁 膜を堆積後、CMPを施して、ビット線23を含む第2 配線層11を形成した。次に、同配線層に接続プラグ1 2を形成した。同プラグは、フォトレジストのパターン にドライエッチングを施してコンタクトホールを形成し た後、真空中で連続的に窒化チタン(TiN)及びアル ミニウムをスパッタにより堆積し、次に高圧力下で堆積 した膜を前記ホールに埋め込み、その後、余分のアルミ ニウムを除去して形成した。

【0024】続けて、第2配線層11の上にワード線6 のシャント線(入替線)である金属配線26及びその他 の金属配線13を形成し、CVD法で絶縁膜を堆積後、 CMPを施して、第3配線層14を形成した。第3配線 層14には、周辺回路の配線27も同時に形成した。配 線層14を形成後、先と同様に接続プラグ15を形成し た。次に、配線層14を形成したのと同様の方法によ り、金属配線28を形成して第4配線層16を形成し、 更に同配線層に接続プラグ17を形成した。

【0025】以上によって配線層16までを形成した 後、キャパシタを同配線層の上に形成した。図5の工程 図を用いてキャパシタ形成の手順を説明する。まず、

- 1)接続プラグ17上にエッチングストッパとなる窒化 珪素(SiN) 膜101を厚さ0.03μm堆積させ(図 中では「デポ」と表記する)、続けて、
- 2) 二酸化珪素 (SiO₂) 膜18を0.5μm堆積さ せ、
- 3) フォトリソグラフィ (図中では「フォト」と表記す る)により露光及び現像を行なってフォトレジストパタ ーン102を形成し、
- 4) パターン102をマスクにしてドライエッチングに 40 より、3 f×2 f (0. 75 μm×0. 5 μm) 寸法で 深さ2 f (0.5μm)の凹部104をプラグ17上に 形成した。このとき、前記マスクにより二酸化珪素膜1 8a及び窒化珪素膜101aが残る。この膜18a及び膜 101aが隣接するキャパシタを分離する領域となる。
- 5) タングステン膜(図示せず)をスパッタ法(その他 にCVD法を採用可能である)で厚さ0.05 μm形成

10

を除去して、ストレージ電極19を形成した。上面のタ ングステンの除去によって、キャパシタごとに分離した ストレージ電極19が形成される。続いて、

- 7) 五酸化タンタル(Ta₂O₅) をCVD法で0. 02μ m成膜してキャパシタの誘電膜20を形成し、
- 8) その上に窒化チタン膜を 0.04 μ m堆積させてプ レート電極21を形成した。その後、
- 9) 窒化珪素膜を堆積させ、キャパシタのパッシベーシ ョン膜22を形成した。

【0026】工程7)~9)で形成した誘電膜20、プ レート電極膜21及びパッシベーション膜22は、アス ペクト比が1以下の凹部へ堆積させるため、安定に形成 することができた。更に、隣接するキャパシタの間で は、誘電膜20、プレート電極膜21及びパッシベーシ ョン膜22は、二酸化珪素膜18aで充填された領域の 上の平面に形成されるので、安定に形成することができ た。作製したキャパシタの動作不良発生率は、0.1% 以下であった。

【0027】このように、凹型キャパシタ構造によっ て、従来の直方体型の構造とはキャパシタの占有面積や 占有容積をほとんど変化えずに信頼性の高いキャパシタ を得ることができる。なお、本実施例では、キャパシタ を最上部の第5配線層25に形成する場合を示したが、 当然にキャパシタを下の途中の配線層に形成することが 可能であり、その場合も同じ効果を得ることができる。 【0028】<比較例1>本発明の効果を明らかにする ため、従来の直方体キャパシタを前記配線層16の上に 形成して比較した。メモリセル及びキャパシタの寸法は 凹型キャパシタの場合と同じであり、最小加工寸法も同 ーである。図6に直方体キャパシタの製造工程を示す。 初めに、

- 1) プラグ17上に、タングステン膜103をスパッタ 法(CVD法も可能である)で厚さ0.5μm堆積さ せ、
- 2) フォトリソグラフィにより露光及び現像を行なって レジストパターン102を形成し、
- 3) ドライエッチングにより、3 f \times 2 f (0. 75 μ m×0.5μm) 寸法で高さ2f(0.5μm) の直方 体103aを接続プラグ17の上に形成した。直方体1 03aをストレージ電極19として用いる。次に、
- 4) キャパシタ誘電体膜20となる五酸化タンタルをC V D 法で 0 . 0 2 μ m 形成 し、
- 5) プレート電極 2 1 となる窒化チタン膜を 0. 0 4 μ m堆積させてキャパシタを形成した。その後、
- 6) 窒化珪素膜膜22を堆積させて、キャパシタパッシ ベーションを行なった。

【0029】工程4)~6)で示した誘電体膜20とプ レート電極膜21は、アスペクト比が2以上の間隙10 9へ堆積させ、更に、パッシベーション膜22は、アス 6) СМРによって凸部の上面にあるタングステンのみ 50 ベクト比がほぼ4になった間隙へ堆積させた。このた

め、間隙内に「微小な空洞」が発生した。その結果、キャパシタ動作不良が多く、その発生率は21%以上であった。

【0030】<実施例2>筒型のキャパシタを採用し、最小加工寸法のfを 0.25μ mとしてメモリセルの寸法を4f×2f(1μ m× 0.5μ m)とし、キャパシタ高さを1.2f(0.3μ m)としたDRAMを実施した。図7にDRAMの上面を示す。4f×2fの寸法は、最小加工寸法fを用いて形成可能なほぼ最小の寸法となるもので、DRAMの記憶容量は、実施例1の場合よりも大きくなる。キャパシタの寸法は、図7には示していないが、3f×1f(0.75μ m× 0.25μ m)とした。

【0031】図8に本実施例の断面構造を示す。第4配線層16までの製造工程は、実施例1とほぼ同じであるので省略し、キャパシタの構造及び製造工程を図10の工程図を用いて説明する。なお、図9に筒型ストレージ電極19とその接続部SN cont の平面図を示す。

【0032】キャパシタの形成は、まず、

- 接続プラグ17の上にタングステン膜106を厚さ
 05μm堆積させ、
- 2) 更に、酸化珪素膜 1 0 7 を 0. 3 3 μ m 堆積 させた。 次に、
- 3) フォトリソグラフィにより、 $3 f \times 1 f$ のレジスト パターン102を形成した。続けて、
- 4) パターン102にライトアッシング(灰化)で軽くエッチングすることによって周辺を0.1 f 細め、上面が2.8 f×0.8 f の寸法のマスク111を形成した。アッシングは、電荷をもたないラジカルを使ったドライエッチングによって実施するもので、どの方向の面も均一にエッチングする等方性エッチングの一種である。周辺を細めるエッチングとして、その他に、ウェットエッチングによる等方エッチングを採用することが可能である。レジスト材料の解像度は高く、最小加工寸法の0.25μmよりも小さい寸法を容易に形成することができる。続いて、
- 5)マスク111を用いて酸化珪素膜107をドライエッチングし、筒型キャパシタの芯となる直方体107aを形成した。直方体107aの寸法も2.8f×0.8fとなる。酸化珪素材料も解像度が高く、最小加工寸法 40fよりも小さい寸法を容易に形成することができる。次に、
- 6) この上からタングステン膜 (図示せず) を厚さ 0. 3 f (0. 0.75μ m) 堆積させ、続いて、
- 7) エッチングバックを施してタングステン膜の基板に 平行な面を削除し、直方体107aの側面に0.3f厚 さの側壁電極108を形成した。続けて、
- 8) 更にエッチングバックを追加し、側壁電極 108及 【0037】また、 び直方体 107aをマスクとすることで、下部のタング 用いたが、この代だ ステン膜 106を自己整合的に加工して、下部電極 10 50 得ることができる。

12

6a(2.8f×0.8f)を形成した。下部電極106aの形成において自己整合加工を採用したので、最小加工寸法を下回る寸法の加工が可能となった。次に、

- 9)酸化珪素膜の直方体 107aをウェットエッチングにより除去して、下部電極 106aと側壁電極 108からなる筒型ストレージ電極 19を形成した(図 9参照)。この筒型ストレージ電極 19の面積は 1.7μ m 2である。次に、
- 10) 厚さ0. 08 f (0. 02 μm) の五酸化タンタル膜20をCVD法で堆積させ、
- 11) 窒化チタン膜を 0.12f ($0.03\mu m$) 堆積 させてプレート電極 21 を形成し、キャパシタを完成させた。

【0033】工程11)で示したプレート電極21を堆積させる際、隣接する電極108(五酸化タンタル膜20は形成されている)との最小間隔は、0.44f

(0.11μm)、同間隔の間隙における最大アスペクト比は2.7となった。次に述べる従来法と比較すると、最小間隔は約2倍、アスペクト比は約半分であっ

た。これによって、プレート電極21を堆積させる際に 「微小な空洞」は発生せず、キャパシタの動作不良発生 率は0.1%以下であった。

【0034】なお、プレート電極21を堆積させる際の電極108の筒内側のアスペクト比は1.5程度となり、前記間隙部よりも低いアスペクト比となって、プレート電極21の形成が容易であった。また、隣接するストレージ電極間において筒外側の対向する面の間の最短の距離は0.6fであり、更に、ストレージ電極の筒内側の最短の距離は前記したように0.8fであり、後者がやや大きいが両者とも概ね等しい。これを両者共、全く等しく(0.7f)することが可能であり、逆に後者をやや小さくすることも可能である。

【0035】以上のように、キャパシタに最小加工寸法に満たない寸法を導入して形成することにより、信頼性の高いキャパシタを形成することができた。なお、工程4)では、レジストパターンを細めたが、代わりに、工程5)で形成した直方体107aをウェットエッチング又はアッシングによる等方性エッチングを施して細めることでも同じ効果を得ることができる。

【0036】さらに、本実施例では、キャパシタ間の間隔の方が、キャパシタ内の最小間隔よりやや狭く、この狭い方のキャパシタ間の間隙部の肩にエッチングバックによる傾斜があり、より狭い間隙部内に、堆積膜が入り易くなっているが、勿論、キャパシタ間の間隔の方が、キャパシタ内の最小間隔より広い場合には、狭い方のキャパシタ内の凹部の肩に傾斜があるようにした方が良い。

【0037】また、工程7)では、エッチングバックを 用いたが、この代わりに、CMPを用いても同じ効果を 得ることができる。

【0038】なお、工程7)で採用した直方体107a の上面の導電膜のCMPによる除去は、勿論、直方体1 0 7aの上面の一辺が前記のように最小加工寸法に満た ない場合に限らず、任意の寸法である場合に適用するこ とができる。また、工程8)で採用した自己整合加工 は、勿論、マスク(側壁電極108及び直方体107 a) の直方体107aの上面の一辺が前記のように最小加 工寸法に満たない場合に限らず、任意の寸法である場合 に適用することが可能である。更に、工程4)で形成し た寸法縮小のマスク111は、勿論、筒型電極の形成に 限らず、筒型以外の形状の電極の形成のために用いるこ とができる。

【0039】 <比較例2>本発明の効果を明らかにする ため、従来の筒型キャパシタを前記配線層16の上に形 成して比較した。メモリセルの寸法は、本発明の筒型キ ャパシタの場合と同じであり、最小加工寸法も同一であ る。但し、キャパシタの寸法は、本発明の場合と異なっ て形成される。

【0040】キャパシタの構造及び製造工程を図12の 工程図を用いて説明する。なお、図11に筒型ストレー ジ電極19とその接続部SN cont の平面図を示す。キ ャパシタの形成は、まず、

- 1)接続プラグ17の上にタングステン膜(図12では 示さず)をCVD法 (スパッタ法も可能である)で厚さ 0.2f(0.05μm) 堆積させ、次に、
- 2) フォトリソグラフィにより、3f×1f(0.75 μm×0. 25μm) のレジストパターン102を形成 し、
- 3) ドライエッチングにより、同3f×1f寸法のスト レージの下部電極106aを形成した。続いて、
- 4) この上に厚さ0.3μmの二酸化珪素膜107を形 成し、更に、
- 5) その上にストレージ下部電極と同じ寸法 (3 f×1
- f) のレジストパターン102をフォトリソグラフィに より形成した。次に、
- 6) 二酸化珪素膜107をエッチングして、筒型キャパ シタの芯となる直方体107aを形成し、
- 7) この上からタングステンを厚さ0.3f(0.07 5 μm) 堆積させ、
- 8) エッチングバックにより、0.3 f 厚さの側壁電極 108を形成した。続いて、二酸化珪素膜膜の直方体1 0 7aをウェットエッチングにより除去し、底面の下部 電極106aと側壁電極10.8とからなるストレージ電 極19を形成した。ストレージ電極19の面積は、1. 7 μ m² である。また、隣接するストレージ電極の間の 寸法は、0.4fとなる。次に、
- 9) 厚さ0. 08f (0. 02 μm) の五酸化タンタル 膜20をCVD法で堆積させ、その上に、
- 10) 窒化チタン膜を0.12f(0.03μm) を堆 積させてプレート電極21を形成し、キャパシタ構造を 50 8) ドライエッチングにより、タングステン膜103を

14

完成させた。

【0041】最小加工寸法fで加工したにもかかわら ず、工程10で示したプレート電極21の膜堆積時に は、隣接する電極108(五酸化タンタル膜20は形成 されている) との最小間隔は、0.24f(0.06μ m) となり、同間隔の間隙における最大アスペクト比は 5以上となった。このような大きいアスペクト比である ため、膜が十分成長せず、図12の最下に示したように プレート電極21の欠落が生じ、「微小な空洞」が発生 した。これらがキャパシタ動作不良の原因になり、その 発生率は21%以上であった。

【0042】<実施例3>キャパシタを複数のメモリセ ル領域に亙って形成したDRAMを実施した。図13に 同DRAMの上面を示した。図13において、19-1, 19-2.19-3.19-4は、複数のメモリセル領域に亙 って形成したストレージ電極を示す。

【0043】メモリセルの領域は、実施例1の場合と同 じ4f×3fの寸法とし、最小加工寸法のfも0.25 μmとした。但し、本実施例においては、ストレージ電 極の加工幅は、最小加工寸法よりも狭くしている。

【0044】キャパシタの作成手順を図14を用いて説 明する。同図は、図13でA-B線で切断した面を示 す。同図の左側に示した平面図において、Contl, Con t2, Cont3, Cont4は、各ストレージ電極とそれぞれの 接続プラグ17との接続点を示す。まず、

- 1)接続プラグ17がある第4配線層16上にタングス テン膜103を厚さ1.52f(0.38μm) 堆積さ せ、続いて、
- 2) 二酸化珪素膜112を0.3μm堆積させ、
- 95 μ m×0.25 μ m) の寸法の斜めラインのレジス トパターン102を、図14中の上面図に示すように、 接続点Cont1, Cont3の上方向に一つ置きに形成した。 次に、
 - 4) 軽くアッシングを施すことにより、このレジストパ ターンを外側から1/4 f細め、7.3 f×0.5 f (1.83μm×0.13μm) 寸法の斜めライン11 1を形成した。このマスクを用いて、
- 5) ドライエッチングにより、7.3f×0.5f寸法 の二酸化珪素ラインマスク112aを形成した。続い
 - 6) フォトリソグラフィにより、7.8f×1f寸法の 斜めラインを、図14中の上面図に示すように、先に形 成した二酸化珪素ラインマスク112aと一つ置きに、 接続点Cont2, Cont4の上方向に形成した。次に、
 - 7) 軽くアッシングを施すことにより、このレジストパ ターンを外側から1/4 f 細め、7.3 f×0.5 f 寸 法の斜めライン111を形成した。このマスクと先に形 成した二酸化珪素ラインマスク112aを用いて、

15

加工して 7. 3 $f \times 0$. 5 f 寸法のライン 103 aを形成した。ライン 103 aは、ストレージ電極 19-1, 19-2, 19-3, 19-4となる。これ以降の工程は、前記の実施例と同じく、

- 9) キャパシタ誘電膜となる五酸化タンタル膜を $0.02\,\mu$ m堆積させ、
- 10) プレート電極19となる窒化チタン膜を0.04 μm堆積させてキャパシタを形成した。

【0045】作製したキャパシタの高さが1.52f (0.38μ m) にも拘らず、ストレージ電極面積は、 1.7μ m² である。比較例1の従来法に示した直方体ストレージ電極に比較すると、高さは3割低く、隣接するキャパシタ間のアスペクト比は1.5以下と小さい。高さを低くすることができるのは、同じ高さで直方体よりも表面積を増やすことができるからである。

【0046】このように、横長の線状キャパシタ構造とすることにより、キャパシタの占有面積や占有容積をほとんど変化させずに、信頼性の高いキャパシタを得ることができる。なお、本実施例では、凸型キャパシタの場合を示したが、勿論、筒型キャパシタを横長にして、これを複数のメモリセル領域に亙って形成した場合でも同じ効果を得ることができる。

[0047]

【発明の効果】本発明によれば、導電膜や絶縁膜の形成不良によって起こる微小な空洞の発生を避けることができるので、キャパシタの動作不良発生率を大幅に低減した信頼性の高い半導体集積回路装置を得ることができる。従って、同装置の製造歩留まりを向上させ、コストを低減することができる。また、キャパシタは、最小加工寸法から設定される小寸法のメモリセル領域において容量を確保することができる構造を有しているので、半導体集積回路装置の集積度を高めることができる。

【図面の簡単な説明】

【図1】本発明に係る半導体集積回路装置及び当該装置の製造方法の第1の実施例を説明するためのDRAMの 断面構造図。

【図2】第1の実施例のDRAMのメモリセルを説明するための上面図。

【図3】第1の実施例のDRAMのメモリセルを説明するための上面図とセル寸法を示した図。

【図4】第1の実施例のメモリセル領域とキャパシタ領域を説明するための上面図。

【図5】第1の実施例のDRAMのキャパシタを説明するための工程図。

【図6】従来法によるDRAMのキャパシタの第1の比較例を説明するための工程図。

16

【図7】本発明の第2の実施例を説明するためのDRA Mのメモリセルの上面図。

【図8】第2の実施例のDRAMを説明するための断面 構造図。

【図9】第2の実施例のメモリセル領域とキャパシタ領域を説明するための平面図。

【図10】第2の実施例のDRAMのキャパシタを説明するための工程図。

【図11】従来法によるDRAMのキャパシタの第2の 10 比較例を説明するためのメモリセル領域とキャパシタ領域の平面図。

【図12】従来法によるDRAMのキャパシタの第2の 比較例を説明するための工程図。

【図13】本発明の第3の実施例を説明するためのDRAMのメモリセルの上面図。

【図14】第3の実施例のDRAMのキャパシタを説明するための工程図。

【図15】従来のDRAMの第1の例を説明するための 断面構造図。

【図16】図15に示したDRAMのメモリセル領域と キャパシタ領域の平面図。

【図17】従来のDRAMの第2の例を説明するための 断面構造図。

【図18】図17に示したDRAMのメモリセル領域と キャパシタ領域の平面図。

【符号の説明】

1 …半導体基板

3, 4…拡散層領域

6…ワード線(ゲート電極)

0 7…トランジスタ部

9, 11, 14, 16, 25…配線層

10, 12, 15, 17…接続プラグ

18a…絶縁膜

19…ストレージ電極

20…誘電体膜

21…プレート電極

22…パッシベーション膜

23…ビット線

107a…二酸化珪素直方体

40 112a…二酸化珪素ラインマスク

111…アッシングにより細めたレジストマスク


f …最小加工寸法


SA…メモリセル領域

CA…キャパシタ領域


BL cont…ビット線接続部

SN cont…ストレージ電極接続部






【図13】




【図15】

2 15




【図14】



【図17】

図17



フロントページの続き

(72)発明者 中村 吉孝

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

